BEST AVAILABLE COPY

CLIPPEDIMAGE= JP354022179A

PAT-NO: JP354022179A

DOCUMENT-IDENTIFIER: JP 54022179 A

TITLE: SEMICONDUCTOR SWITCHING ELEMENT

PUBN-DATE: February 19, 1979

INVENTOR-INFORMATION:

NAME TERASAWA, YOSHIO MIYATA, KENJI OKAMURA, MASAHIRO OIKAWA, SABURO OGAWA, TAKUZO

ASSIGNEE-INFORMATION:

NAME COUNTRY HITACHI LTD N/A

APPL-NO: JP52086021

APPL-DATE: July 20, 1977

INT-CL (IPC): H01L029/74;H01L029/76

US-CL-CURRENT: 257/112,257/135

ABSTRACT:

PURPOSE: To increase the operation velocity by reducing the carrier to be injected to the base layer by short-circuiting the base layer of the transistor region to the anode electrode as well as drewing out quickly the carrier injected into the base layer under the diode region to extinguish the carrier.

COPYRIGHT: (C)1979,JPO&Japio

07/16/2002. EAST version: 1.03.0002

19日本国特許庁

公開特許公報

⑩特許出願公開

昭54-22179

5)Int. Cl.²H 01 L 29/74H 01 L 29/76

識別記号

50日本分類 99(5, F 1 99(5) F 3 庁内整理番号 7021 - 5F 6603 - 5F 砂公開 昭和54年(1979)2月19日

発明の数 1 審査請求 未請求

(全 5 頁)

50半導体スイッチング素子

類 昭52--86021

20特 20出

頁 昭52(1977)7月20日

4 3002(1577) 7 7 20 1

为発 明 者

子沢義雄

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

司

宮田健治

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

百

岡村昌弘

日立市幸町3丁目1番1号 株

式会社日立製作所日立研究所内

か発 明 者

[1]

日立市幸町 3 丁目 1 番 1 号 株式会社日立製作所日立研究所内

小川卓三.

及用三郎

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

加出 額 人 株式会社日立製作所

東京都千代田区丸の内ー丁目5

番1号

郊代 理 人 弁理士 高橋明夫

明細書

発明の名称 半導体スイッチング素子

特許請求の範囲

1. 一方の導電型を有する第1の半導体基体の一 方の表面に他方の導電型を有する第1の半導体 領域を持つ第1の半導体構造と、一方の導電型 を有する第2の半導体基体の一方の表面に他方 の導置型を有する第2の半導体領域、第2の半 導体癌体に接して他方の側に他方の導電型を有 する第3の半導体領域、第3の半導体領域に接 して第2の半導体基体とは反対側に一方の導電 巡を有する第40半導体領域を持つ第2の半導 体構造と、一方の導電型を有する第3の半導体 基体の一方の表面に他方の導電型を有する第5 の半導体領域、第3の半導体薪体に接して他方 の表面に他方の導電型を有する第6の半導体領 歳を持つ第3の半導体構造を有し、上記第1. 第2、第3の半導体基体上萬4の半導体領域が 至らた選挙し、と記事1、第2、第5の中等係 夏城市是《西海郎》、《芜菁》、诗文《西水平 2 第1の半導体領域の少なくとも1部を、一方の導電型としたことを特徴とする特許請求の範囲第1項記載のスイッチング素子。

発明の詳細な説明

構造のサイリスタ化比べて高温特性が良好なこと、 ゲートターンオフ動作時に電流集中が起きないこ と、高速スイッチング動作が可能なこと、臨界電 圧上昇率が大きいことなどの特長を有した高性能 業子である。

第2図は従来の電界効果型スイッチング宏子の 他の例の断面図で、12Aは半導体n型基体3の (3)

電流となるとともに、これとほぼ等しい電流がア ノードにも流れる。この電流は第3図(A)の t f 区 間に示すように非常にゆつくりと尾を引いて徐々 に減少して行き、0 に達する。普通 t d = 2 μ sec t f = 1 5 μ sec 程度である。

他側主面上に形成されたり型ゲート、10 A は同じ主面上のゲート12 A の間に形成された n・型カソードである。この構造を有する衆子ではゲート12 A の債方向抵抗は比較的小さく、大電流をしや断することは可能であるが、このままではターンオフ時間が短くならない欠点があつた。

第3図例は第2図の素子を第3図個のように接続した場合のゲートターンオフ時の電流波形を複式的に描いたものである。 しョ 0 でスインチ S が 対してゲートに逆パイアスが印加されると、ゲート・カンード間接合を通して逆方向ゲート電流となりである。 このときの電流波形はゲートの好ートへの拡散性に依存する。 時刻 t = t d になるとカンード付近のキャリャはほとんどゲートに引き出すれてなくなり、ゲート・カンード間接合から空間電がのびて来でチャンネル配をピンチオウになる。 このためカンード電流 i k は時刻 t d で 0 になる。 t d 以後は素子の n ベース 8 内に残つているキャリャがゲート 1 2 A へ流れこんで、ゲート

子 る特性に対してのみその効果が発揮されるのが通 例であつた。

(4)

さらに電界効果型サイリスタを高周波用スイツ チング素子として使用するためには、ターンオフ 時におけるアノード電流の減衰を速くしてスイン チングエネルギ損失を小さくする必要がある。第 2 図に示す公知の電界効果型サイリスタは、 N・ N- P - 層からなるダイオード領域aとPN- P 層からなるトランジスタ領域りからなる。からる 構造の業子では、ターンオフ用のゲート電圧を低 くするためにゲート層12Aの間隙Wを狭くする 必要がある。したがつて、N・カソード層10A が吹くなつてしまり。このように有効な導通面積 が小さくなる以外に、ダイオード領域るに対する トランジスタ領域bの占める割合が少なくとも2 倍以上になつてしまう。なぜならばゲート電極 4 の幅をカソード電極3と同じ程度かそれ以上にす ることにより、ゲートー カソート間の抵抗を小さく して、メーンオフレヤすくする必要があるからで ある。そしてそのオン状態にかれては、トランジ

スク領域ものよ。接合が順バイアスされているので、トランジスタ領域ものN - 層にキャリアが注入されている。このキャリアが再結合により消滅し終るまでアノード電流が流れ続ける。このように第2回に示す公知の電界効果型サイリスタでは、ダイオード領域ものN - 層内内に多量のキャリアが生入されるので、ターンナフ時におけるで、アーンは、変元の域度が遅くなつてしまう失きがある。

•

本発明の目的はからる疣虫の皮膚かよび素子構造の持つ欠点を除いてターンオフ用ゲート電圧とオン電圧が低く、かつターンオフ時間も超い高速スインチング素子を提供するにある。

本発明の目的は、トランジスタ領域(第2図の b)のN・簡をアノード電優に短絡して、N・順 に注入されるキャリアを少なくすると共に、ダイ オード領域(第2図の a)のN・層に注入された キャリアを迅速にアノード電優に引き出して消滅 することによつて、ターンオン時間の短い高速ス イッチング署子を提供するにある。

(7)

一方第2図に示した従来の電界効果スイッチング素子では、カンード電極の幅が10μmすなわちがート層12Aの間の間原が20μmの場合、前記比率は比=10 = 0.25と非常に小さくなる。したがつて、本発明ではPベース層P。同士の間隙 a を狭くして低いゲート電圧でターンオフで設るようにしても、従来の電界効果スイッチング器子に比較して通電できる電流値を10~50倍にできる。このように本発明はターンオフ用ゲート電圧を大きくしないで電流容量を大きくてきる特長がある。

サイリステのPベース資P」の漢方向抵抗が大きくなると、サイリステ接合の全領域でゲートーカノード開連電圧的油化よるメーシェフ動作がほ

第4図は本発明の実施例を示す断面図である。
フノード電空2がP型拡散層7かよび低抵抗n型拡散層6の表面に接続されている。またカンノード電極3が低抵抗n型拡散層10の表面にそれぞれ接続は散層5の表面にそれぞれ接続成の表面にそれぞれを破り出すと、aで示されるP・N・PaN・サイナースタ部によつて構成されている。本構造で示されるの。本構造で示されるの。本構造で示されるの。本構造で示されるの。本構造で示される。本構造に対すといいる。本構造に対すといいる。本構造に対すといいる。本構造に対すといいる。本構造に対すといいる。本構造に対すといいる。本構造に対すといいる。本構造に対すといいます。

一方 P ベース M P 』 の幅(第4 図 に示すサイリスタ領域 b の幅)を広くしてサイリスタ接合の面積を広くし、ウエハ表面上でカソード電極3 の占める割合が大きくなるようにする。 すなわち定格電流が大きくなるようにする。例えば P ベース M P 』 の幅 b を、 ゲートーカソード間送電圧印加(ゲートに負、カソードに正)によりサイリスタ

(8)

ド同時には起きなくなり、局部加熱破壊が起きやすくなる。これを防止するために、Pベース層 P。の満方向抵抗が大きくならないように、低抵抗のP型リード層5をカソード層側から拡散して Pベース層 P。に接続する。さらにゲートーカンード間に印加できる逆電圧を大きくするため、ゲート4とカソード3間に露出している PNN・層表面を発験物7で被優して、ゲートーカソード間の射圧を大きくする。

ターンオフ時にN-ベース層8に残存している 注入キャリアをアノード電極2へ速く引き出して、 ターンオフタイムを短かくするために、ベース層 8N-をN形の低抵抗層6Ns*でアノード電極2 に短絡する。との場合、前記短絡層6Ns*をサイ リスタ邸りの外側に配置して、サイリスタ部りの 全面で低い一様に電流が流れるようにする。また 短絡層Ns*をサイリスタ部り以外の領域すなわち 類電流が流れないPN-接合の真下に設けること により、この領域にP・N-接合がある場合によっ、この領域にP・N-接合がある場合による。 以下に説明する。
(a) アノードーカンード間(以下 A - K 間も略称)
に順電圧を印加すると、P・N・N・ダイオード部 a が順パイアスされてダイオード電流
i o が流れる。N・層 8 と N 層 9 に注入された
多量のキャリア(例 i o ≥ 1 0 A/㎡で注入キャリ

本実施例の特長をスイッチング動作に基づいて

(11)

アの濃度は1×10¹⁸個/cm⁹以上)が、隣接し

一方A-K間の電圧VAXは電源電圧まで新次上

丹してゆく。したがつてターンオフ時の電力損失 fvaxia dt を小さくするためには、アノード電流ia を極力小さくする必要がある。このことは高周波のスイッチング動作において、特に重要となる。ターンオフ時のもたがしているためには、N~層8に残存している注入やいけを短いして、あるいはキャリアのラインを短かくすればよして、被案子内での順電圧降下が大となる、カーは案子内でのででは、して説明する。ターンオフ時にアノード電流ia が流れている時刻

の回復電流ia は、ia = V₁/r,となる。したがつて時刻ia - iaの間にN - 質かよび P ・ 所からアノード電磁2 紅地入するキャリア、電子、

t。~t。において、J」接合はまだ順パイア

スの状態であり、この場合の電位をV」で表わ

 たサイリスタ部 b の N ~ P a , P a N接合に拡 故により成入する。その結果サイリスタ部 b の ほい全領域が瞬間的にターンオンする。したが つて本発明来子は、ターンオンタイムが著しく 短かく(例約 0.1 µ S)また、ターンオン時の 電力損失が非常に小さく、さらにゲート近傍の 局部で最初にターンオンする従来のサイリスタ に比較して d i / d t 耐量が大きい特長がある。

(b) ターンオフタイムを短かくしてターンオフ時の電力損失を著しく小さくできる。時刻ti(第5回)でゲートのスイッチS。をオンしてゲートーカソード間に電圧E。を印加するとPN・Nト・ダイオードの逆回復電流icが流れる。
J、接合近傍のN・層8とP・層のキャリア故が少なくなり、J・接合に空乏層が形成されるので、時刻t、においてアノード電流i、は急減する。)

しかしながら、時刻t。以後においてもまだ N- 暦8にキャリアが残存しているれめ第5図 に示すようにアノード電流iaが流れ続ける。

(12)

正孔)数Nは

$$N = \int_{t_{s}}^{t_{3}} \frac{i_{R}}{q} dt = \frac{1}{q r_{s}} \int_{t_{2}}^{t_{3}} V_{s} dt$$

$$= \frac{\langle V_{s} \rangle}{q r_{s}} (t_{3} - t_{2}) \cdots \cdots (1)$$

ととに $\langle V_{J} \rangle$ は時刻 $t_{J} \sim t_{J}$ での V_{J} の平均 館、qは累電荷。

アノード電極面でのキャリア(電子、正孔)の 両結合速度は無限大とみなせるので、 キャリアは 瞬間的に消滅する。したがつて N ~ 必からアノード電極 2 へ短時間にキャリアを流出すればよい。 そのためには(1)式からわかるように、 延抗 r 。 を できるだけ小さくすればよい。

本発明では N s*層 6 の抵抗をできるだけ小さく して、ターンオフタイムを短かくし、ターンオフ 時の電力損失を著しく減少できる。

第7図は本発明の他の実施例である。第4図と 同様に電流流通に寄与しない領域 - c部にNs*層 6を設けるほか、Ns*層6Aをダイオード領域 a のP・育7の質費にも致けて、ターンオフタイム をさらに短かくしたものである。この場合はさら た、ターンオン時にサイリスタ領域らにもける J、接合に流れる電流が大とたるのでオン速度が 早くなる効果がある。

図面の前単な説明


第1 図かよび第2 図は従来の半海体スイッチング素子の新面図、第3 図はそのメーション時代かける各部電流成形図、第4 図は本発明の主義病列や500にのメーション時の各部電流・電圧及形図、第6 図は本発明のNo 首の動作を説明するための図、第7 図は本発明の心の実施例の新面図である。


2…アノード電極、3…カソード電極、4…ゲー ド電極、5…リード用拡散層、6…低低抗 N層、 7…P型拡散層、8… N = ベース層、9… N層、 10…低低抗 N層。

代理人 并理士 高橋明夫

(15)

第 4 回





第1区

